亚洲国产成人久久77-亚洲国产成人久久99精品-亚洲国产成人久久精品hezyo-亚洲国产成人久久精品动漫-人妖hd-人妖ts在线,一本道高清DVD在线视频,2020亚洲永久精品导航,国产久久视频在线视频观看

當前位置： 首頁 JCRQ3 期刊介紹(非官網(wǎng))
Integration-the Vlsi Journal

Integration-the Vlsi JournalSCIE

國際簡稱：INTEGRATION  參考譯名：集成-Vlsi Journal

  • 中科院分區(qū)

    3區(qū)

  • CiteScore分區(qū)

    Q2

  • JCR分區(qū)

    Q3

基本信息：
ISSN：0167-9260
E-ISSN：1872-7522
是否OA：未開放
是否預(yù)警：否
TOP期刊：否
出版信息：
出版地區(qū)：NETHERLANDS
出版商：Elsevier
出版語言：English
出版周期：Quarterly
出版年份：1983
研究方向：工程技術(shù)-工程：電子與電氣
評價信息：
影響因子：2.2
H-index：33
CiteScore指數(shù)：3.8
SJR指數(shù)：0.3
SNIP指數(shù)：0.829
發(fā)文數(shù)據(jù)：
Gold OA文章占比：5.26%
研究類文章占比：100.00%
年發(fā)文量：128
自引率：0.0526...
開源占比：0.0209
出版撤稿占比：0
出版國人文章占比：0.16
OA被引用占比：0.0510...
英文簡介 期刊介紹 CiteScore數(shù)據(jù) 中科院SCI分區(qū) JCR分區(qū) 發(fā)文數(shù)據(jù) 常見問題

英文簡介Integration-the Vlsi Journal期刊介紹

Integration's aim is to cover every aspect of the VLSI area, with an emphasis on cross-fertilization between various fields of science, and the design, verification, test and applications of integrated circuits and systems, as well as closely related topics in process and device technologies. Individual issues will feature peer-reviewed tutorials and articles as well as reviews of recent publications. The intended coverage of the journal can be assessed by examining the following (non-exclusive) list of topics:

Specification methods and languages; Analog/Digital Integrated Circuits and Systems; VLSI architectures; Algorithms, methods and tools for modeling, simulation, synthesis and verification of integrated circuits and systems of any complexity; Embedded systems; High-level synthesis for VLSI systems; Logic synthesis and finite automata; Testing, design-for-test and test generation algorithms; Physical design; Formal verification; Algorithms implemented in VLSI systems; Systems engineering; Heterogeneous systems.

期刊簡介Integration-the Vlsi Journal期刊介紹

《Integration-the Vlsi Journal》自1983出版以來，是一本工程技術(shù)優(yōu)秀雜志。致力于發(fā)表原創(chuàng)科學(xué)研究結(jié)果，并為工程技術(shù)各個領(lǐng)域的原創(chuàng)研究提供一個展示平臺，以促進工程技術(shù)領(lǐng)域的的進步。該刊鼓勵先進的、清晰的闡述，從廣泛的視角提供當前感興趣的研究主題的新見解，或?qū)彶槎嗄陙砟硞€重要領(lǐng)域的所有重要發(fā)展。該期刊特色在于及時報道工程技術(shù)領(lǐng)域的最新進展和新發(fā)現(xiàn)新突破等。該刊近一年未被列入預(yù)警期刊名單，目前已被權(quán)威數(shù)據(jù)庫SCIE收錄，得到了廣泛的認可。

該期刊投稿重要關(guān)注點：

Cite Score數(shù)據(jù)（2024年最新版）Integration-the Vlsi Journal Cite Score數(shù)據(jù)

  • CiteScore：3.8
  • SJR：0.3
  • SNIP：0.829
學(xué)科類別 分區(qū) 排名 百分位
大類：Engineering 小類：Electrical and Electronic Engineering Q2 351 / 797

56%
大類：Engineering 小類：Hardware and Architecture Q3 93 / 177

47%
大類：Engineering 小類：Software Q3 225 / 407

44%

CiteScore 是由Elsevier(愛思唯爾)推出的另一種評價期刊影響力的文獻計量指標。反映出一家期刊近期發(fā)表論文的年篇均引用次數(shù)。CiteScore以Scopus數(shù)據(jù)庫中收集的引文為基礎(chǔ)，針對的是前四年發(fā)表的論文的引文。CiteScore的意義在于，它可以為學(xué)術(shù)界提供一種新的、更全面、更客觀地評價期刊影響力的方法，而不僅僅是通過影響因子(IF)這一單一指標來評價。

歷年Cite Score趨勢圖

中科院SCI分區(qū)Integration-the Vlsi Journal 中科院分區(qū)

中科院 2023年12月升級版 綜述期刊：否 Top期刊：否
大類學(xué)科 分區(qū) 小類學(xué)科 分區(qū)
工程技術(shù) 3區(qū) COMPUTER SCIENCE, HARDWARE & ARCHITECTURE 計算機：硬件 ENGINEERING, ELECTRICAL & ELECTRONIC 工程：電子與電氣 4區(qū) 4區(qū)

中科院分區(qū)表 是以客觀數(shù)據(jù)為基礎(chǔ)，運用科學(xué)計量學(xué)方法對國際、國內(nèi)學(xué)術(shù)期刊依據(jù)影響力進行等級劃分的期刊評價標準。它為我國科研、教育機構(gòu)的管理人員、科研工作者提供了一份評價國際學(xué)術(shù)期刊影響力的參考數(shù)據(jù)，得到了全國各地高校、科研機構(gòu)的廣泛認可。

中科院分區(qū)表 將所有期刊按照一定指標劃分為1區(qū)、2區(qū)、3區(qū)、4區(qū)四個層次，類似于“優(yōu)、良、及格”等。最開始，這個分區(qū)只是為了方便圖書管理及圖書情報領(lǐng)域的研究和期刊評估。之后中科院分區(qū)逐步發(fā)展成為了一種評價學(xué)術(shù)期刊質(zhì)量的重要工具。

歷年中科院分區(qū)趨勢圖

JCR分區(qū)Integration-the Vlsi Journal JCR分區(qū)

2023-2024 年最新版
按JIF指標學(xué)科分區(qū) 收錄子集 分區(qū) 排名 百分位
學(xué)科：COMPUTER SCIENCE, HARDWARE & ARCHITECTURE SCIE Q3 32 / 59

46.6%
學(xué)科：ENGINEERING, ELECTRICAL & ELECTRONIC SCIE Q3 183 / 352

48.2%
按JCI指標學(xué)科分區(qū) 收錄子集 分區(qū) 排名 百分位
學(xué)科：COMPUTER SCIENCE, HARDWARE & ARCHITECTURE SCIE Q3 39 / 59

34.75%
學(xué)科：ENGINEERING, ELECTRICAL & ELECTRONIC SCIE Q3 212 / 354

40.25%

JCR分區(qū)的優(yōu)勢在于它可以幫助讀者對學(xué)術(shù)文獻質(zhì)量進行評估。不同學(xué)科的文章引用量可能存在較大的差異，此時單獨依靠影響因子(IF)評價期刊的質(zhì)量可能是存在一定問題的。因此，JCR將期刊按照學(xué)科門類和影響因子分為不同的分區(qū)，這樣讀者可以根據(jù)自己的研究領(lǐng)域和需求選擇合適的期刊。

歷年影響因子趨勢圖

發(fā)文數(shù)據(jù)

2023-2024 年國家/地區(qū)發(fā)文量統(tǒng)計
  • 國家/地區(qū)數(shù)量
  • CHINA MAINLAND70
  • India52
  • USA52
  • Iran43
  • Italy31
  • GERMANY (FED REP GER)30
  • South Korea12
  • Spain12
  • Canada11
  • England11

本刊中國學(xué)者近年發(fā)表論文

  • 1、An efficient SRAM yield analysis method based on scaled-sigma adaptive importance sampling with meta-model accelerated

    Author: Pang, Liang; Wang, Ziqi; Shi, Rui; Yao, Mengyun; Shi, Xiao; Yan, Hao; Shi, Longxin

    Journal: INTEGRATION-THE VLSI JOURNAL. 2023; Vol. 89, Issue , pp. 155-167. DOI: 10.1016/j.vlsi.2022.11.015

  • 2、Design-for-reliability and on-the-fly fault tolerance procedure for paper-based digital microfluidic biochips with multiple faults

    Author: Li, Jian-De; Wang, Sying-Jyan; Li, Katherine Shu-Min; Ho, Tsung-Yi

    Journal: INTEGRATION-THE VLSI JOURNAL. 2023; Vol. 89, Issue , pp. 185-196. DOI: 10.1016/j.vlsi.2022.11.013

  • 3、A transparent virtual channel power gating method for on-chip network routers

    Author: Zhou, Wu; Ouyang, Yiming; Li, Jianhua; Xu, Dongyu

    Journal: INTEGRATION-THE VLSI JOURNAL. 2023; Vol. 88, Issue , pp. 286-297. DOI: 10.1016/j.vlsi.2022.10.004

  • 4、The study of TSV-induced and strained silicon-enhanced stress in 3D-ICs

    Author: Zhou, Jindong; Chen, Yuyang; Jing, Youliang; Zhou, Pingqiang

    Journal: INTEGRATION-THE VLSI JOURNAL. 2023; Vol. 88, Issue , pp. 196-202. DOI: 10.1016/j.vlsi.2022.09.017

  • 5、An accelerated modulus-based matrix splitting iteration method for mixed-size cell circuits legalization

    Author: Zhou, Chen-Can; Qiu, Jie; Cao, Yang; Yang, Geng-Chen; Shen, Qin-Qin; Shi, Quan

    Journal: INTEGRATION-THE VLSI JOURNAL. 2023; Vol. 88, Issue , pp. 20-31. DOI: 10.1016/j.vlsi.2022.08.010

  • 6、A 28-GHz wideband power amplifier with dual-pole tuning superposition technique in 55-nm RF CMOS

    Author: Zhao, Yunan; Hou, Haomin; Zhang, Shuhao; Wang, Hao; Chang, Sheng; Huang, Qijun; He, Jin

    Journal: INTEGRATION-THE VLSI JOURNAL. 2023; Vol. 88, Issue , pp. 101-107. DOI: 10.1016/j.vlsi.2022.09.007

  • 7、A fine-grained mixed precision DNN accelerator using a two-stage big-little core RISC-V MCU

    Author: Zhang, Li; Lv, Qishen; Gao, Di; Zhou, Xian; Meng, Wenchao; Yang, Qinmin; Zhuo, Cheng

    Journal: INTEGRATION-THE VLSI JOURNAL. 2023; Vol. 88, Issue , pp. 241-248. DOI: 10.1016/j.vlsi.2022.10.006

  • 8、A fast piecewise image encryption scheme combining NC1DNSM and P-Box

    Author: Zhang, Chenkai; Du, Baoxiang

    Journal: INTEGRATION-THE VLSI JOURNAL. 2023; Vol. 88, Issue , pp. 328-342. DOI: 10.1016/j.vlsi.2022.10.003

投稿常見問題

通訊方式：ELSEVIER SCIENCE BV, PO BOX 211, AMSTERDAM, NETHERLANDS, 1000 AE。